Vietnamese 
English (UK) Kính hiển vi điện tử quét SEM trong Phân tích lỗi Mạch tích hợp IC
Chip, Vi mạch, IC (Mạch tích hợp)..., hoặc bất cứ cái gì bạn muốn gọi chúng, chúng là một loại vi mạch điện tử, đã tạo ra sự tiến bộ của công nghệ với trình độ hiện tại. Nếu không có phát minh này, máy tính, viễn thông và các thiết bị điện và điện tử sẽ rất khác.
Kính hiển vi điện tử quét SEM TESCAN đóng vai trò vô cùng quan trọng trong việc phân tích lỗi sai của mạch tích hợp; đồng thời, FIB-SEM hỗ trợ cho việc chuẩn bị mẫu một cách hoàn hảo để tiến hành chụp ảnh và phân tích trên TEM.
- Quy trình phân tích lỗi của các mạch tích hợp liên quan đến delayering (tách lớp). Cho đến nay, việc tách lớp được thực hiện bằng phương pháp khử cơ học. Tuy nhiên, đối với các thiết bị trong tương lai thì không thể sử dụng phương pháp này do sự biến dạng cơ tính và phản ứng hóa học.
- Hệ thống Kính hiển vi điện tử quét chùm ion hội tụ FIBSEM của TESCAN thực hiện hỗ trợ cho việc chuẩn bị mẫu để phân tích trên máy TEM.
Phân tích các lỗi trong mạch tích hợp có liên quan đến SEM thường gặp:
- Delayering và electrical probing trong công nghệ nodes của thế hệ trước
- Chuẩn bị mẫu TEM cho các mạch tích hợp
- Phân tích cấu trúc 3D (dựng lại cấu trúc 3D BSE) với FIB-SEM hỗ trợ thực hiện chụp cắt lớp.
- Kỹ thuật EBIC (Electron Beam Induced Current), EBAC (Electron Beam Absorbed Current)
- Thực hiện chụp/nghiên cứu SEM ở điện áp thấp
Một vài ảnh chụp bằng Kính hiển vi điện tử quét SEM & FIB-SEM TESCAN
14 nm technology node Intel processor. Rocking Stage helps to mitigate curtaining on the TEM lamella by consecutive tilts of the sample to +/- 15° during lamella thinning (chụp bằng Kính hiển vi điện tử quét SEM và FIB-SEM TESCAN)
A 14 nm technology node Intel processor. A side-view (“Fin-cut”) of a lamella during thinning, the final lamella was prepared just in the middle of a single fin (thickness less than 20 nm) (chụp bằng Kính hiển vi điện tử quét SEM và FIB-SEM TESCAN)
High resolution TEM image of a gate-cut lamella prepared from a 14 nm chip by means of inverted thinning
A 14 nm technology node Intel processor. An EELS spectrum has confirmed the thickness of the lamella is below 15 nm (chụp bằng Kính hiển vi điện tử quét SEM và FIB-SEM TESCAN)
A 14 nm technology node Intel processor. A cross-section showing the transistor layers (“Gate-cut”) imaged at 5 keV with the In-Beam detector (chụp bằng Kính hiển vi điện tử quét SEM và FIB-SEM TESCAN)
TEM image of a gate cut lamella prepared from a 14 nm chip by means top down thinning on a Rocking stage (chụp bằng Kính hiển vi điện tử quét SEM và FIB-SEM TESCAN)
TEM image of a fin cut lamella prepared from a 14 nm chip by means top down thinning (chụp bằng Kính hiển vi điện tử quét SEM và FIB-SEM TESCAN)
High resolution TEM image of a gate cut lamella prepared from a 14 nm chip by means top down thinning on a Rocking stage (chụp bằng Kính hiển vi điện tử quét SEM và FIB-SEM TESCAN)